总共招募了三十多个专家团队，涵盖了芯片设计、芯片制造材料、工艺流程以及芯片的具体应用等各个领域。杨镜舟对自己的角色有着清晰的认识，他深知自己的任务是提出正确的研发方向，然后是赚钱，不断地赚钱。因此，他将专业事务交由专业人士处理。邀请李光南加入也是出于弥补前世遗憾的考虑。李光南在前世因坚持“技工贸”路线而与他人的“贸工技”产生分歧，最终失败并被雪藏五年，导致他跟不上时代步伐，错失成功良机。然而，即使如此，他仍致力于推动华国芯片产业的发展，通过努力将芯片产业链纳税额从17%降低至3%，从而吸引了国外企业前来建厂和生产，填补了华国芯片产业的空白，并培养了一批又一批的人才。
芯片走上正确的道路后，杨镜舟接下来的目标便是内存系统。内存条是电脑不可缺少的组成部分，cpU芯片可通过过数据总线对内存寻找地址。
内存条是cpU可通过总线寻址，并进行读写操作的电脑部件。内存条在个人电脑历史上曾经是主内存的扩展。随着电脑软、硬件技术不断更新的要求，内存条已成为读写内存的整体。我们通常所说电脑内存（RAm）的大小，即是指内存条的总容量。内存条是电脑必不可少的组成部分，cpU可通过数据总线对内存寻址。历史上的电脑主板上有主内存，内存条是主内存的扩展。以后的电脑主板上没有主内存，cpU完全依赖内存条。所有外存上的内容必须通过内存才能发挥作用。
诞生起初，电脑所使用的内存是一块块的Ic，我们必须把它们焊接到主机板上才能正常使用，一旦某一块内存Ic坏了，必须焊下来才能更换，这实在是太费劲了。后来，电脑设计人员发明了模块化的条装内存，每一条上集成了多块内存Ic，相应地，在主板上设计了内存插槽，这样，内存条就可随意拆卸了，从此，内存的维修和扩充都变得非常方便。发展内存芯片的状态一直沿用到286初期，鉴于它存在着无法拆卸更换的弊病，这对于计算机的发展造成了现实的阻碍。有鉴于此，内存条便应运而生了。将内存芯片焊接到事先设计好的印刷线路板上，而电脑主板上也改用内存插槽。这样就把内存难以安装更换的问题彻底解决了。在主板发布之前，内存并没有被世人所重视，这个时候的内存是直接固化在主板上，而且容量只有64 ～256Kb，对于当时pc所运行的工作程序来说，这种内存的性能以及容量足以满足当时软件程序的处理需要。不过随着软件程序和新一代硬件平台的出现，程序和硬件对内存性能提出了更高要求，为了提高速度并扩大容量，内存必须以独立的封装形式出现，因而诞生了“内存条”概念。在主板刚推出的时候，内存条采用了SImm（Single In-linememory modules，单边接触内存模组）接口，容量为30pin、256kb，必须是由8 片数据位和1 片校验位组成1 个bank，正因如此，我们见到的30pin SImm一般是四条一起使用。自1982年pc进入民用市场，搭配处理器的30pin SImm 内存是内存领域的开山鼻祖。随后，在1988 ～1990 年当中，pc 技术迎来另一个发展高峰，也就是386和486时代，此时cpU 已经向16bit 发展，所以30pin SImm 内存再也无法满足需求，其较低的内存带宽已经成为急待解决的瓶颈，所以此时72pin SImm 内存出现了，72pin SImm支持32bit快速页模式内存，内存带宽得以大幅度提升。72pin SImm内存单条容量一般为512Kb ～2mb，而且仅要求两条同时使用，由于其与30pin SImm 内存无法兼容，因此这个时候pc业界毅然将30pin SImm 内存淘汰出局了。Edo dRAm（Extended date out RAm，外扩充数据模式存储器）内存，这是1991 年到1995 年之间盛行的内存条，Edo-RAm同Fp dRAm极其相似，它取消了扩展数据输出内存与传输内存两个存储周期之间的时间间隔，在把数据发送给cpU的同时去访问下一个页面，故而速度要比普通dRAm快15~30%。工作电压为一般为5V，带宽32bit，速度在40ns以上，其主要应用在当时的486及早期的pentium电脑上。
Ibm产，cANdA制造的Edo内存条
在1991 年到1995 年中，让我们看到一个尴尬的情况，那就是这几年内存技术发展比较缓慢，几乎停滞不前，所以我们看到此时Edo RAm有72 pin和168 pin并存的情况，事实上Edo 内存也属于72pin SImm 内存的范畴，不过它采用了全新的寻址方式。Edo 在成本和容量上有所突破，凭借着制作工艺的飞速发展，此时单条Edo 内存的容量已经达到4 ～16mb 。由于pentium及更高级别的cpU数据总线宽度都是64bit甚至更高，所以Edo RAm与Fpm RAm都必须成对使用。SdRAm时代
SdRAm内存条
自Intel celeron系列以及Amd K6处理器以及相关的主板芯片组推出后，Edo dRAm内存性能再也无法满足需要了，内存技术必须彻底得到个革新才能满足新一代cpU架构的需求，此时内存开始进入比较经典的SdRAm时代。第一代SdRAm 内存为pc66 规范，但很快由于Intel 和Amd的频率之争将cpU外频提升到了100mhz，所以pc66内存很快就被pc100内存取代，接着133mhz 外频的pIII以及K7时代的来临，pc133规范也以相同的方式进一步提升SdRAm 的整体性能，带宽提高到1Gb\/sec以上。由于SdRAm 的带宽为64bit，正好对应cpU 的64bit 数据总线宽度，因此它只需要一条内存便可工作，便捷性进一步提高。在性能方面，由于其输入输出信号保持与系统外频同步，因此速度明显超越Edo 内存。不可否认的是，SdRAm 内存由早期的66mhz，发展后来的100mhz、133mhz，尽管没能彻底解决内存带宽的瓶颈问题，但此时cpU超频已经成为dIY用户永恒的话题，所以不少用户将品牌好的pc100品牌内存超频到133mhz使用以获得cpU超频成功，值得一提的是，为了方便一些超频用户需求，市场上出现了一些pc150、pc166规范的内存。尽管SdRAm pc133内存的带宽可提高带宽到1064mb\/S，加上Intel已经开始着手最新的pentium 4计划，所以SdRAm pc133内存不能满足日后的发展需求，此时，Intel为了达到独占市场的目的，与Rambus联合在pc市场推广Rambus dRAm内存（称为RdRAm内存）。与SdRAm不同的是，其采用了新一代高速简单内存架构，基于一种类RISc(Reduced Instruction Set puting，精简指令集计算机)理论，这个理论可以减少数据的复杂性，使得整个系统性能得到提高。在Amd与Intel的竞争中，这个时候是属于频率竞备时代，所以这个时候cpU的主频在不断提升，Intel为了盖过Amd，推出高频pentium3以及pentium 4 处理器，因此Rambus dRAm内存是被Intel看作是未来自己的竞争杀手锏，Rambus dRAm内存以高时钟频率来简化每个时钟周期的数据量，因此内存带宽相当出色，如pc 1066 1066 mhz 32 bits带宽可达到4.2G byte\/sec，Rambus dRAm曾一度被认为是pentium 4 的绝配。尽管如此，Rambus RdRAm 内存生不逢时，后来依然要被更高速度的ddR“掠夺”其宝座地位，在当时，pc600、pc700的Rambus RdRAm 内存因出现Intel820 芯片组“失误事件”、pc800 Rambus RdRAm因成本过高而让pentium 4平台高高在上，无法获得大众用户拥戴，种种问题让Rambus RdRAm胎死腹中，Rambus曾希望具有更高频率的pc1066 规范RdRAm来力挽狂澜，但最终也是拜倒在ddR 内存面前。ddR时代ddR SdRAm(dual dataRate SdRAm)简称ddR，也就是“双倍速率SdRAm“的意思。ddR可以说是SdRAm的升级版本，ddR在时钟信号上升沿与下降沿各传输一次数据，这使得ddR的数据传输速度为传统SdRAm的两倍。由于仅多采用了下降缘信号，因此并不会造成能耗增加。至于定址与控制信号则与传统SdRAm相同，仅在时钟上生缘传输。
ddR内存条
ddR 内存是作为一种在性能与成本之间折中的解决方案，其目的是迅速建立起牢固的市场空间，继而一步步在频率上高歌猛进，最终弥补内存带宽上的不足。第一代ddR200 规范并没有得到普及，第二代pc266 ddR SRAm（133mhz时钟x2倍数据传输=266mhz带宽）是由pc133 SdRAm内存所衍生出的，它将ddR 内存带向第一个高潮，另外还有不少赛扬和Amd K7处理器都在采用ddR266规格的内存，其后来的ddR333内存也属于一种过渡，而ddR400内存成为当下的主流平台选配，双通道ddR400内存已经成为800FSb处理器搭配的基本标准，随后的ddR533 规范则成为超频用户的选择对象。ddR2时代ddR2（double data Rate 2）SdRAm是由JEdEc（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代ddR内存技术标准最大的不同就是，虽然同时采用了在时钟的上升\/下降延同时进行数据传输的基本方式，但ddR2内存却拥有两倍于上一代ddR内存预读取能力（即：4bit数据读预取）。换句话说，ddR2内存每个时钟能够以4倍外部总线的速度读\/写数据，并且能够以内部控制总线4倍的速度运行。此外，由于ddR2标准规定所有ddR2内存均采用FbGA封装形式，而不同于广泛应用的tSop\/tSop-II封装形式，FbGA封装可以提供了更为良好的电气性能与散热性，为ddR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起ddR的发展历程，从第一代应用到个人电脑的ddR200经过ddR266、ddR333到双通道ddR400技术，第一代ddR的发展也走到了技术的极限，以及很难通过常规办法提高内存的工作速度；随着Intel最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的ddR2内存将是大势所趋。随着cpU 性能不断提高，我们对内存性能的要求也逐步升级。不可否认，仅仅依高频率提升带宽的ddR迟早会力不从心，因此JEdEc 组织很早就开始酝酿ddR2 标准，加上LGA775接口的915\/925以及最新的945等新平台开始对ddR2内存的支持，所以ddR2内存将开始演义内存领域。ddR2 能够在100mhz 的发信频率基础上提供每插脚最少400mb\/s 的带宽，而且其接口将运行于1.8V 电压上，从而进一步降低发热量，以便提高频率。此外，ddR2 将融入cAS、ocd、odt 等新性能指标和中断指令，提升内存带宽的利用率。从JEdEc组织者阐述的ddR2标准来看，针对pc等市场的ddR2内存将拥有400、533、667mhz等不同的时钟频率。高端的ddR2内存将拥有800、1000mhz两种频率。ddR-II内存将采用200-、220-、240-针脚的FbGA封装形式。最初的ddR2内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8V，容量密度为512mb。
将内存放大到100万倍后的样子，它的内部有上百亿个存储单元，存储单元分为晶体管和电容器两部分，这是一个电容器，电容器连接电源后可以为电容器充电，充满电的电容器可以当做电池使用，为其他电器供电，只不过持续的时间非常短，这是一个moS晶体管，它由栅极源级以及漏极组成，通过向栅极施加一个小电压，电流就能从源极流向漏极，在某些情况下也可以从漏极流向源极，我们可以将电容器与moS晶体管相连接，就组合成了一个存储单元，当栅极施加电压时，晶体管就能为电容器充电，充满电后往栅极施加电压，电流就会从漏极流向源极，从而导致电容器放电，然后我们就可以这样定义电容器，没有电就定义为零，电容器有电就定义为一，内存中的存储单元并不是线性排列的，而是矩阵排列，我们可以使用单根导线将每列晶体管的源极连接起来称为位线，再使用单根导线将每排晶体管的三级连接起来，称为字线，我们可以分别激活一根位线和一根字线，然后通过两根线的相交来定位任何一个存储单元，为了激活字线，我们需要用到一个称为二进制解码器的组件，解码器可以根据不同的输入激活不同的输出线，比如输入00会激活第一根输出线，输入0一会激活第二根输出线，以此类推，激活位线也一样，在底部再添加一个解码器，这样只需要改变二进制值，通过字线和位线相交就能找到具体的存储单元了，但是实际问题更加复杂，因为激活字线时还没来得及选择位线，这一排的存储单元就输出了，并且输出时会导致电容器放电，使得原本存储一的单元变成了零，为了解决这个问题，我们先这样将电容器的电压充电到一伏代表二进制一，电压放电为零伏代表零，同时将位线也约充电到0.5V，对于这两个充满电的电容器电压大于位线的0.5V，所以电容器会轻微放电电荷来到位线，导致位线的电压增加，而对于没有充电的电容器，电容器的电压小于位线电压，0.5V位线电压会流向电容器，导致位线的电压减小，然后这些电压值的变化会被位线连接的感应放大器检测到，如果位线的电压大于0.5V就读取为一，如果位线的电压小于0.5V就读取为零感应放大器内部有一个锁存器，可以将读取的数据存储在里面，即使是电容器放电了，依旧可以从锁存器读取到数据，但是我们需要读取的是某个单元的特定值，所以还需要添加一个新组件现在我们在下面加一个多路复用器，多路复用器可以根据地址值来确定将哪个数据输出，它内部由解码器和门电路组合而成，我们先不要关心它内部的实现，继续回到电路，单向复用器输入一一时会激活第一根输出线，所以最终得到结果为一，从而获取到特定单元的值，但是有个问题需要考虑，在读取数据时，电容器会充电或者放电，我们需要将他们的电压恢复到原有的状态，解决方法很简单，重新读取感应放大器内部的值，然后发回位线，从而将电容器电压恢复到跟之前一样，这些说的都是读取数据，那写入数据又是如何操作的呢？前面说到的多路复用器是用于读取的，为了写入，我们还需要一个刚好相反的多路复用器，它可以接收单个数据，然后根据地址值来确定将写入数据发送到哪个输出，然后将读取和写入复用器合在一起，就组成了一个新的复用器，它可以在读和写之间切换，现在我们看一下如何写入数据，首先需要将所有位线充电至0.5V，然后根据地址值激活所在单元的字线跟前面一样，这会导致电容器充电或者放电，然后感应放大器会检测这些值并存入锁存器，这跟读取是一样的，写入与读取不同的在于复用器会根据地址值选择一个感应放大器，然后根据写入值一将选中的感应放大器的值修改为一，然后通过位线将所有值发回存储单元，存储单元接着就会根据返回值对选中的字线上所有的电容器进行充电和放电，之所以写入新值时，还重写同一行中的其他值，主要是为了防止数据丢失，写入0也是一样，为线充电至0.5伏，之后电压会发生变化，根据电压值，感应放大器会向锁存器存入相应数据，然后根据地址值，选中感应放大器，然后将值改为0，之后发回位线，电容器就会进行放电，从而写入0，但是存储单元还有一个问题，那就是栅极即使没有打开，依旧会有少量的电荷，从漏极流向源极，从而导致电容器放电，虽然这个过程很慢，但是时间一长就会发生数据丢失。解决方案就是对存储单元进行周期性的自动刷新，刷新会根据原有的数据，对电容器进行充电和放电，刷新周期内，刷新的存储单元会阻止外部的访问，从而会产生一定的延迟。
（这些都是一些基本的原理，实际上的内存要复杂的多，文中只是简单的介绍了一下发展历史与原理)